开启全网商机
登录/注册
数字电路前端设计套件
摘要信息
招标单位
点击查看
招标编号
点击查看
招标估价
3000000.00
招标联系人
点击查看
招标代理机构
点击查看
代理联系人
点击查看
报名截止时间
点击查看
投标截止时间
点击查看
关键信息
点击查看
招标详情
下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请
「注册/登录」或 拨打咨询热线：
400-688-2000
相关单位：
***********公司企业信息
****2024年10至12月政府采购意向-数字电路前端设计套件 详细情况
| 数字电路前端设计套件 | |
| 项目所在采购意向： | ****2024年10至12月政府采购意向 |
| 采购单位： | **** |
| 采购项目名称： | 数字电路前端设计套件 |
| 预算金额： | 300.000000万元(人民币) |
| 采购品目： |
A****0303应用软件
|
| 采购需求概况 ： |
主要功能和目标： 1、数字电路仿真工具： 用于数字设计和验证场景，包括 RTL 仿真、功能验证、混合信号仿真、性能分析等。 (1)配备高性能的仿真引擎和约束求解器； (2)支持行为级、RTL级和带SDF后仿的门级数字电路门级 Verilog仿真； (3)支持Verilog；支持SystemVerilog(SV) (4)支持SDF反标功能，支持SDF寄生参数文件的反标后仿。 2、单元库特征化工具： 用于标准单元库特征提取，生成高质量的单元特征视图。 (1)同时支持X86以及ARM平台；且支持工艺达到5nm并经过验证； (2)支持从零开始新库提取； (3)支持自动创建扫描索引； (4)支持verilog模型，支持多位触发器电路； 3、逻辑综合工具： 通过将HDL描述的数字电路设计映射到特定工艺库的门级网表，并根据约束条件进行PPA性能优化。 (1)提供标准单元库的二进制序列化编译工具，支持序列化library的综合； (2)覆盖主流SDC约束，至少支持NLDM、CCS中的一种工艺格式，提供与主流商业综合工具精度一致的时序报告； (3)支持IEEE-1735加解密标准的综合流程，提供加密工具，支持密钥修改； 数量：30 时限: 3年授权
|
| 预计采购时间： | 2024-11 |
| 备注： | |
本次公开的****政府采购工作的初步安排，具体采购项目情况以相关采购公告和采购文件为准。标书代写
招标进度跟踪
招标项目商机
暂无推荐数据
400-688-2000
欢迎来电咨询～
