招标详情
下文中****为隐藏内容,仅对千里马会员开放,如需查看完整内容请
「注册/登录」或 拨打咨询热线:
400-688-2000
| 申购单主题: | 一体化信号处理模块 | 申购单位: | **** | 申购人: | 谢恺 |
| 报价类型: | 国内含税价 | 使用币种: | 人民币 | 公示时间: | 2025-09-13 12:00:01 |
| 申购备注: | |
| 设备名称 | 品牌/厂商 | 型号 | 数量 | 售后服务 |
| 一体化信号处理模块 | 智明达 | ZMD/MC-I40 | 2 | 质保3年 |
| 规格 |
| 一、概述基于FPGA+RK3588+昇腾310B+捷变收发器架构,从功能上可分为FPGA模块,RK3588小系统模块,昇腾310B 模块,采集模块,外部接口,以及其他电源、时钟和控制逻辑等辅助电路组成,加上RK3588、FPGA等必要的驱动程序和板内的控制逻辑,形成一个完整的、一体化的数字系统硬件平台。两组(每组2路)中频信号进入电路板,分别经2片ADv9009采样后输入FPGA。采样时钟进入电路板,通过时钟管理芯片功分后分别送给采集模块中的ADV9009捷变收发器。FPGA提供对高速ADC、时钟管理电路、复位电路、RK3588、昇腾310B模块等的控制信号。FPGA通过1X GTX进入光模块,对应aurora协议,速率2.5G。二、技术指标SOC型号:RK3588J;SOC内存容量:8GB 64bit;SOC eMMC容量:32GB;GPU型号:昇腾310B;GPU内存容量:12GB;GPU NOR Flash容量:64MB;GPU eMMC容量:64GB;FPGA型号:JFM7VX690T20;FPGA内存容量:4GB 64bit;FPGA NOR Flash容量:32MB;ADC型号:2片YXW9009;ADC输入通道:两组(每组2路)中频信号经SMP连接器进入电路板;时钟输入接口:1路,由SMP连接器进入电路板,频率100MHz,(6±2)dBm, 初始精度要求≤±100ppb,温度稳定度≤±200ppb,年老化≤±300ppb;光信号接口:由MT引出电路板FPGA出1路x1 Aurora 2.5Gbps、SOC出1路x1 PCIE2.0;电信号接口:由单独J30J连接器引出2收2发非隔离RS422、2收2发隔离RS422、3收3发LVDS、2收2发LVTTL、预留4收4发LVTTL、SOC出2路千兆网口;调试接口:由单独J30J连接器引出1路系统复位、1路FPGA JTAG、1路SOC调试串口、1路GPU调试串口、1路SOC USB、1路GPU USB、1路GPU调试千兆网口、1路SOC eMMC升级模式控制、1路GPU eMMC升级模式控制、1路GPU NOR Flash升级SPI;电源输入:由单独J30J连接器提供,+12V,70W(峰值功耗90W);重量:≤710g。 |
| 中标供应商 | 单价(元) | 初选理由 |
| **** | 93000 | 最低价原则 |