首页 /电科微电子学院采购FPGA-SOC嵌入式教学开发系统(2次竞价)

电科微电子学院采购FPGA-SOC嵌入式教学开发系统(2次竞价)

结果-中标通知

广东 -佛山

发布时间： 2025年10月30日

摘要信息

中标单位

中标金额

中标单位联系人

招标单位

招标编号

招标估价

招标联系人

代理单位

代理单位联系人

关键信息

微电子学院采购嵌入式教学

招标详情

下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请或拨打咨询热线： 400-688-2000

相关单位：

***********公司企业信息

****学院采购FPGA-SOC嵌入式教学开发系统(2次竞价)

竞价结果公告(****)

开始时间：2025-10-27 14:27:50 截止时间：2025-10-30 14:27:22

成交单位：****

成交价： 51000.000元

说明：各有关当事人对竞价结果有异议的，可以在竞价结果公告发布之日起3天内通过规定途径提起异议，逾期将视为无异议，不予受理。

采购单位：****	联系人：高老师
E-mail：无	联系电话：075****67962
传真：无	联系手机：无
邮编：无	平台联系电话（异议）：020-**9972；**@qq.com
项目名称： ****学院采购FPGA-SOC嵌入式教学开发系统(2次竞价)	竞价编号：****
采购类型：货物类	开始时间：2025-10-27 14:27:50
项目预算(元)：52,200.00	结束时间：2025-10-30 14:27:22
质保期及售后要求：1年质保期 1、提供实验部分源码 2、提供实验平台的说明手册和实验手册、实验PPT等。 3、提供教学自由，实验视频、课件，实验指导书等
其他要求：无

暂无

响应情况

资格及商务响应情况项目竞价要求响应情况报价情况标的名称生产厂商/品牌、型号规格数量响应情况单价（元/%）技术响应标的名称技术要求响应情况

资格条件	原厂正品。		原装正品
付款方式	完成合同约定内容，验收通过并收到发票后14个工作日内，支付100%合同金额。		完成合同约定内容，验收通过并收到发票后14个工作日内，支付100%合同金额。
交付时间	合同签订后22个工作日内交付		合同签订后21个工作日内交付
履约保证金：	无需履约保证金		无需履约保证金
交付地址	****校区校园工科楼
质保期及售后要求	1年质保期 1、提供实验部分源码 2、提供实验平台的说明手册和实验手册、实验PPT等。 3、提供教学自由，实验视频、课件，实验指导书等		2年质保期 1、提供实验部分源码 2、提供实验平台的说明手册和实验手册、实验PPT等。 3、提供教学自由，实验视频、课件，实验指导书等
其他要求：	无		1、可提供远程安装软件、调试。 2、培训设备使用。
FPGA-SOC嵌入式教学开发系统	**康芯电子、KXMS65A-CX7020	6.00	**康芯电子、 KXMS65A-CX7020	8500.000元
总报价	51000.000 元
FPGA-SOC嵌入式教学开发系统	一、总体要求： 1、采用实验箱模块化结构； 2、可完成嵌入式核类实验； 3、兼容国产和进口FPGA； 4、可兼完成基础实验二、实验台技术性能： 1、输入电源：单相三线220V±10% 50Hz 2、工作环境：温度-10℃～+40℃ 相对湿度＜85%(25℃) 3、外形尺寸： 49X23.5X13CM、装置容量：＜20W 4、箱体采用铝合金包边，防火面板。三、系统分四大部分核心板+动态配置IO+扩展部分+扩展板）（一）、核心板 1、板载USB-JTAG集成下载器 2、存储器类：QSPI 32MB、128MB;eMMC:8GB;DDR3:8GB 3、通信接口，Type-c方式：2路UART、2路USB HOST接口、1路USB2.0 SLAVE接口，2路BOOT4种模式。 4、1TF卡座，配镜像文件36G卡、1路PS端千兆网口 5、显示器接口：1路HDMI接口、1路7寸电容触摸屏。 6、PL:50M时钟源,PS:33.33时钟源 7、6组LED：3PL端、3PS端 8、5组按键:4PL端、3PS端 9、FPGA ZYNG XC7z020CLG484,双核ARM Cortex-9 MPcore。 10、5X40芯177个GPIO脚扩展座，可接摄像头、扩展模块等 11核心板可独立使用 12、核心板USB供电和12V电源适配器，或主系统开关电源供电。（二)、高效基础实验装置：动态配置IO-可重构实验电路结构模块 1、提配备高效实验装置：动态配置IO-可重构实验电路结构功能模块， ★1、智能控制实验模块：动态配置IO-可重构实验电路结构，提供《科技查新报告》。 ★（1）提供≥11套实验电路模式，≥64组IO脚可动态配置；64组IO在不同实验模式下，IO锁定的位置不同，可同时输入16进制显示不少于32位二进制数据，同时输出16进制显示不少于32位二进制式。 ★（2）、不少于8数码管可切换成带有自动译码器式，七段译码式、动态扫描式等电路; ★（3）、提供不少于12组LED可切换成并行式、串行式、4位一组累加式 ★（4）、≥8组按键可切换成高、低电平式、单脉冲式、琴键式、消抖动和非消抖动式、单键一次输出四位式。 2、时钟选择≥0.5Hz-50MHz,共20组，可通过1个按键进行选择，一个按键进行对系统复位； 3、提供不小于1.77寸LCD,可对电路模式进行显示、显示输入16进制输入信号，可同时可显示32位，可显示当前选择的频率值； 4、配备2组PS/2、蜂鸣器、温度传感器； 5、USB接口，可独立对此板供电，并备有串口通信功能（三）扩展部分 1、7寸TFT电容触摸彩屏 2、6组可接插扩展板标准40芯座(可固定扩展板，易更换，无需排线连接）（四）扩展模块 1、VGAPS/2SD模块 2、4X4矩阵键盘 3、16位开关+16位LED模块 4、36组单脉冲轻触按键模块 5、500万像素摄像头模块四、提供资料 1、***分所以源码 2、提供实验平台的说明手册和实验手册、实验PPT等。 3、提供教学自由，实验视频、课件，实验指导书等		一、总体要求： 1、采用实验箱模块化结构。 2、可完成嵌入式核类实验。 3、兼容国产和进口FPGA。 4、可兼完成基础实验。二、实验台技术性能： 1、输入电源：单相三线220V±10% 50Hz。 2、工作环境：温度-10℃～+40℃ 相对湿度＜85%(25℃) 。 3、外形尺寸： 49X23.5X13CM、装置容量：＜20W。 4、箱体采用铝合金包边，防火面板。三、系统分四大部分：;核心板+动态配置IO+扩展部分+扩展板）（一）、核心板： 1、板载USB-JTAG集成下载器。 2、存储器类：QSPI 32MB、128MB;eMMC:8GB;DDR3:8GB。 3、通信接口，Type-c方式：2路UART、2路USB HOST接口、1路USB2.0 SLAVE接口，2路BOOT4种模式。 4、1TF卡座，配镜像文件36G卡、1路PS端千兆网口。 5、显示器接口：1路HDMI接口、1路7寸电容触摸屏。 6、PL:50M时钟源,PS:33.33时钟源。 7、6组LED：3PL端、3PS端。 8、5组按键:4PL端、3PS端。 9、FPGA ZYNG XC7z020CLG484,双核ARM Cortex-9 MPcore。 10、5X40芯177个GPIO脚扩展座，可接摄像头、扩展模块等。 11核心板可独立使用。 12、核心板USB供电和12V电源适配器，或主系统开关电源供电。（二)、高效基础实验装置：动态配置IO-可重构实验电路结构模块。 1、提配备高效实验装置：动态配置IO-可重构实验电路结构功能模块。 ★1、智能控制实验模块：动态配置IO-可重构实验电路结构，提供《科技查新报告》,(附件压缩包）。 ★（1）提供11套实验电路模式，64组IO脚可动态配置；64组IO在不同实验模式下，IO锁定的位置不同，可同时输入16进制显示不少于32位二进制数据，同时输出16进制显示不少于32位二进制式。 ★（2）、8数码管可切换成带有自动译码器式，七段译码式、动态扫描式等电路。 ★（3）、提供12组LED可切换成并行式、串行式、4位一组累加式。 ★（4）、8组按键可切换成高、低电平式、单脉冲式、琴键式、消抖动和非消抖动式、单键一次输出四位式。 2、时钟选择0.5Hz-50MHz,共20组，可通过1个按键进行选择，一个按键进行对系统复位。 3、提供1.77寸LCD,可对电路模式进行显示、显示输入16进制输入信号，可同时可显示32位，可显示当前选择的频率值。 4、配备2组PS/2、蜂鸣器、温度传感器。 5、USB接口，可独立对此板供电，并备有串口通信功能。（三）扩展部分： 1、7寸TFT电容触摸彩屏。 2、6组可接插扩展板标准40芯座(可固定扩展板，易更换，无需排线连接）。（四）扩展模块： 1、VGAPS/2SD模块。 2、4X4矩阵键盘。 3、16位开关+16位LED模块。 4、36组单脉冲轻触按键模块。 5、500万像素摄像头模块。四、提供资料： 1、***分所以源码。 2、提供实验平台的说明手册和实验手册、实验PPT等。 3、提供教学资料，实验视频、课件，实验指导书等。五、提供实验内容： 1、数字逻辑实验；2、基于嵌入式Vitis实验；3、基于ARM核实验。
附件