数字芯片原型验证系统竞价公告

发布时间: 2025年12月03日
摘要信息
招标单位
招标编号
招标估价
招标联系人
招标代理机构
代理联系人
报名截止时间
投标截止时间
关键信息
招标详情
下文中****为隐藏内容,仅对千里马会员开放,如需查看完整内容请 或 拨打咨询热线: 400-688-2000
相关单位:
***********公司企业信息
项目名称 数字芯片原型验证系统 项目编号 ****
项目编号 ****
公告发布日期 2025/12/03 09:12 公告截止日期 2025/12/06 09:12
公告截止日期 2025/12/06 09:12
采购单位 ****
联系人 中标后在我参与的项目中查看 联系手机 中标后在我参与的项目中查看
联系手机 中标后在我参与的项目中查看
采购预算 未公开 币种 RMB
币种 RMB
是否本地化服务 是否需要踏勘
是否需要踏勘
踏勘联系人 踏勘联系电话
踏勘联系电话
踏勘地点 踏勘联系时间
踏勘联系时间
送货/施工/服务期限 合同签订后 30 天内到货
送货/施工/服务地址 **
售后服务 乙方承诺对合同产品提供【 1 】年免费保修服务。具体内容详见原厂商服务及附件《售后服务承诺书》。该免费保修期自甲方最终验收合格之日起开始起算。
付款条款 国产设备:1.供应商在申请验收前,须先把合同总金额的(0)%作为质保金交到采购人指定账户,并开具合同金额100%发票;2.货到合同指定地点并安装调试验收合格后,凭验收报告在10个工作日内支付合同总金额的(100)%;3.在验收合格之日起的(0)年后无质量问题,经采购人认可,一次性将合同质保金无息退还供应商。


采购清单
1
采购内容 数量单位
数字芯片原型验证系统 1(套)
参考品牌及型号 亚科鸿禹/VeriTiger-V13P
技术参数要求 1、采用Virtex UltraScale+ XCVU13P芯片,可提供不少于2000万等效ASIC门的设计容量,DSP Slices不少于12000个,Block RAM不少于90Mb。 2、提供不少于4路全局可编程差分时钟(2~700MHz),不少于4路单端时钟。 3、板载不少于12个160针的I/O连接器,可以按照独立 Bank进行电压配置。 4、可用IO数量不少于600个。 5、支持可外接不低于3组DDR3/DDR4。 6、高速收发器不少于60路。 7、支持GPIO外设验证接口。 8、支持JTAG,以太网,USB,SD卡多种配置模式。 9、支持设备运行状态的监控以及自检测操作。

招标进度跟踪
2025-12-03
招标公告
数字芯片原型验证系统竞价公告
当前信息
招标项目商机
暂无推荐数据
400-688-2000
欢迎来电咨询~