北京航空航天大学仪器学院阻抗成像微系统开发采购公告

竞价采购公告须提供以下信息：

【货物与服务采购】

1. 采购服务有关信息

2. 参选单位资格要求：

（1）在中华人民**国境内注册、响应招标、参加响应竞争的法人、其他组织或者自然人；

（2）响应人（供应商）应具备《****政府采购法》第二十二条规定；

3. 报名方式及截止时间：标书代写

****公司名称、地址、法人证书扫描件、销售资质证明扫描件、销售人员身份证明、联系方式 等；切勿发送电子版报价单）发送至邮箱jiangtao_sun@buaa.****.cn

截止报名时间：自本公告发布之日起3个日历日。

4. 竞价会时间及方式：具体****学院****办公室进一步通知。

5. 参加竞价所需提供资料：参选供应商需将正式书面报价单和报名资料（均需加盖单位公章并密封好）寄达以下地址：****学院路37****大学新主楼B座713室，孙老师，电话：178****2082

6. 学院采购项目负责人或经办人及联系方式：孙老师，jiangtao_sun@buaa.****.cn，178****2082

7. ****小组办公室联系方式：陈老师，chendanning@buaa.****.cn，010-****8325

项目概况

本项目拟开展EIT-SIP-30电阻抗层析成像系统级封装芯片的设计开发与样片研制工作。EIT技术在医学影像、生理监测、阻抗谱分析等研究中具有重要作用。本项目所需芯片为科研活动所必须的核心器件，市场上无现成产品，必须委托具有专业能力的单位定制开发。

本项目委托的技术服务范围主要包括芯片前端设计、SIP封装设计、PCBA测试基板开发、样片制作与技术资料交付等内容，具体如下：

一、开展芯片的前端设计工作

根据课题组提出的功能需求、电气指标、接口定义、寄存器配置等要求，由供应商完成 Verilog RTL设计、逻辑仿真、综合验证及关键模块实现，并形成相应的设计文档。芯片需满足 EIT 成像相关的注入驱动、信号接收及逻辑控制要求。

二、完成芯片的SIP封装设计

供应商需根据芯片的I/O特性与EIT系统信号链要求，完成封装结构设计、引脚分配、封装建模，以及封装内部布线设计（含打线图）。封装设计须充分考虑信号完整性、电磁兼容性及可靠性，并输出加工文件、封装模型及相关技术资料

三、设计并制作用于功能验证的芯片测试基板

供应商需完成基板原理图、布局布线、加工文件及BOM表编制，实现对芯片全部功能和关键性能的测试。测试基板应包含电源管理、信号调理、接口转换、标定电路及与FPGA主控的配套连接结构，以满足科研测试环境的实际需求。

四、完成工程样片流片、封装及调试

按照合同约定，供应商需制作并封装工程样片，交付不少于5只芯片样片，并进行基础功能验证。样片性能应满足核心指标，可用于后续系统集成、算法验证与科研测试。

五、提交完整的技术资料与成果文档

供应商需按要求交付芯片规格书、工作陈述报告、RTL源代码、原理图、PCB文件、封装文件、测试记录和验收所需的全部技术资料，以保障后续科研工作的可延续性。