开启全网商机
登录/注册
电子科技大学 - 竞价公告（CB106142026000061）
招标详情
下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请
「注册/登录」或 拨打咨询热线：
400-688-2000
相关单位：
***********公司企业信息
**** - 竞价公告（****）
发布时间：2026-04-13 14:30:39 截止时间：2026-04-16 14:40:26加急标书代写
申购主题： SG202****436001脉冲波形算法验证平台--半实物信号处理原理样机
报价要求： 国产含税
发票类型： 增值税普通发票
付款方式： 货到验收合格后付款
收货地址： **省/**市/**区/****
供应商资质：
备注说明：
送货时间： 发布竞价结果后7天内送达
安装要求： 免费上门安装（含材料费）
预算： 280000.0人民币
| SG202****436001脉冲波形算法验证平台--半实物信号处理原理样机 | 1.0/ | 280000.0 | 无 | 定制 | 具有对外调试串口、网口和JTAG下载口 具有对外通信数据接口 具有自检功能 ADC射频输入指标 ADC采样率4.096Gbps (通过驱动程序可自由配置) 输入中频信号频率范围：中心频点300MHz，带宽≥150MHz 输入中频信号不溢出最大幅度：+8dBm±0.5dBm SNR：≧45dB 通道采样幅值一致性误差不超过1.0dB 带内杂散抑制大于45dBc 通道间隔离度大于40dBc 通带平坦度不大于±1.0dB DAC射频输出指标 DAC采样率6.5Gbps (通过驱动程序可自由配置) 输出中频信号频率范围：中心频点300MHz，瞬时带宽≥150MHz 输出中频信号频率稳定度：≤0.5ppm 输出中频信号幅度：0～5dBm 通道0~7之间要求相位同步 8通道输出幅值一致性不超过1.0 dB 通道间隔离度大于+40dBc 通带平坦度不大于±1.0dB DAC SFDR： 不小于55dBc 100M同步时钟允许输入要求 频率：100MHz±50Hz； 功率：（10±2）dBm； 输入波形：正弦连续波； 杂散抑制：≥70dBc； 谐波抑制：≥40dBc； 相位噪声：优于-155dBc/Hz@6kHz； 端口阻抗：50Ω FPGA选型：复旦微JFMZQ28DR1517RT； PL-DDR4要求：容量2GB，位宽32bits*2，双通道共64bit，主频1200MHz；速度2400MT/s； PS-DDR4要求：容量2GB，位宽64bit； 配置Flash要求：QSPI接口，容量1Gbits； 配置连接PS端的NVME PCIE2.0x2 M.2 2230 SSD接口，连续写入速度不低于800MB/s，容量2TB； PS端具有1Gbps 千兆以太网接口； PS端通过调试接口引出1个RS232的UART调试串口，波特率可配置，经电平转换器件隔离输出 配置Flash要求：QSPI接口，容量1Gbits； 具有1Gbps 千兆以太网接口； FPGA对外连接有LVTTL接口和高速GTY接口用于数据交互； 上电完成启动后，可以通过串口、网口打印主要芯片(FPGA,RFSOC,DSP)的温度，可以监测并打印+12V总电源输入的实时电压与实时电流 12V电源：电压12V±0.5V，电流不大于22A，外部电压输入纹波Vpp不大于130mV；为本板卡主要电源以及部分接口引脚+12V电源输出 散热：水冷 总重量：不大于５kg 结构要求：数字信号处理器结构外形尺寸200mm×200mm×60mm 提供FPGA,RFSOC,DSP底层驱动，信号流驱动程序 提供上位机显控界面系统 | 按行业标准提供服务 |
招标进度跟踪
2026-04-13
招标公告
电子科技大学 - 竞价公告（CB106142026000061）
当前信息
招标项目商机
暂无推荐数据
400-688-2000
欢迎来电咨询～
