开启全网商机
登录/注册
| 集成总线和高速接口的多核CPU IP | 项目编号**** | |
| 2026-06-05 16:33:46 | 公告截止日期2026-06-08 17:00:00 | |
| **** | 付款方式合同签订后30%,到货验收合格后70% | |
| 联系电话 | ||
| 到货时间要求 | 签订合同后30个自然日内 | |
| ¥ 420000.00 | ||
| **市**** | ||
| 符合《政府采购法》第二十二条规定的供应商基本条件 |
||
| 集成总线和高速接口的多核CPU IP | 1 | 套 |
| 定制 |
| 无 |
| ¥ 420000.00 |
| (1)多核CPU IP采用全硬化的CP/UP分离架构,集成多CPU核、总线、高速接口的全硬FPGA平台。 (2)多核CPU IP基于自研RISC-V架构和编译器,不采用开源软件。 (3)多核CPU IP提供至少3个核,其一作为TX MAC CPU核,用于发送MAC层数据处理;其二作为RX MAC CPU核,用于接收MAC层数据处理;其三作为控制CPU核,用于HOST和MAC CPU核交交互。 (4)功能模块包括星闪物理层收发链路、帧结构、AGC、SAB/FISA信道和同步侦听、Polar信道编译码 (5)G节点/T节点同步精度:0.1ppm@-3dB,SAB、MIB解调性能:BLER 1%@-3dB (6)GCI盲检和解调性能、TCI解调性能::满足相应的星闪SLB2.0性能测试标准 (7)数据信道性能:满足星闪SLB2.0各个调制方式灵敏度需求,满足相应的星闪SLB2.0性能测试标准 (8)信号测量功能:满足-3dB条件下,星闪SLB2.0性能测试标准 |