开启全网商机
登录/注册
电子科技大学 - 竞价公告（CB106142026000149）
招标详情
下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请
「注册/登录」或 拨打咨询热线：
400-688-2000
相关单位：
***********公司企业信息
**** - 竞价公告（****）
发布时间：2026-08-10 18:13:34 截止时间：2026-08-13 18:23:00加急标书代写
申购主题： SG202****603001分布式雷达信号多发多收模块
报价要求： 国产含税
发票类型： 增值税普通发票
付款方式： 货到验收合格后付款
收货地址： **省/****
供应商资质：
备注说明：
送货时间： 发布竞价结果后7天内送达
安装要求： 免费上门安装（含材料费）
预算： 540000.0人民币
| SG202****603001分布式雷达信号多发多收模块 | 3.0/ | 180000.0 | 无 | 定制 | 分布式雷达信号多发多收模块：其中1、板载存储单元（DDR4容量：不低于2 GB； DDR4传输速度：不低于2 GB/s； DDR4存储与转发能力：配置DDR4存储器，支持不少于2组超宽带信号同时存储或转发； ）2、采集模块（输入信号路数：不少于2路； 输入阻抗：50 Ω； 最大输入功率：最大允许输入功率为2 dBm； 输入端抗烧毁能力：不低于+10 dBm； 输入频率范围：1800 MHz ± 500 MHz，即1300～2300 MHz； 中频信号采集：具备中频信号采集功能； 采集数据上传：支持通过PCIe总线上传采集数据； IQ回采速率：600 MS/s（IQ Rate）； 连续采集时长：不少于1 s； 连续采集完整性：连续采集期间无丢样； 采集文件保存：支持将采集数据保存为文件； ADC分辨率：12 bit； ）3、信号输出模块（输出信号路数：不少于1路； 输出阻抗：50 Ω； 最大输出功率：最大输出功率为-5 dBm； 输出频率范围：1800 MHz ± 500 MHz，即1300～2300 MHz； 数据下发接口：支持通过PCIe总线下发数据； 信号产生功能：具备基于下发IQ数据的信号产生功能； IQ数据来源：支持从文件或内存下发IQ数据； 下发数据长度：支持下发指定大小的IQ数据； IQ数据下发速率：600 MS/s（IQ Rate）； 连续输出时长：不少于10 s； DAC分辨率：16 bit； 连续输出完整性：连续输出期间无中断； ）4、通信模块（以太网通信能力：具备千兆以太网通信功能； 网络数据交互：支持通过网络交换机与主控机进行数据交互； FPGA调试接口：配置FPGA JTAG调试接口； PCIe链路规格：支持PCIe Gen3 ×8链路通信； ）5、时钟模块（输入采样时钟频率：2400 MHz； 输入时钟功率：5 ± 1 dBm； 外部采样时钟接口：配置采样时钟外部输入接口； 多板同步：具备多板卡同步功能； ）6、逻辑IO单元（高速串行光路：配置1路×1总线光路输入/输出； GPIO接口：配置1组GPIO输入/输出接口； 触发输入：配置触发输入接口； ）7、FPGA单元（系统逻辑单元：不少于1000K； CLB数量：不少于62190 个； 触发器数量：不少于995040； 查找表数量：不少于497520； DSP数量：不少于3600； ）8、电源模块（输入电压：DC 12 V； PXI背板连接：采用标准pxi背板接插件及供电设计； 背板供电兼容性：支持标准电压输入； 整板功耗：不大于60 W； ）9、驱动（FPGA基础工程：提供完整、可编译且支持二次开发的底层FPGA基础工程； DDR4控制器工程：基础工程包含DDR4控制器及相关接口逻辑； PCIe核工程：基础工程包含PCIe核及相关数据传输逻辑； 时钟管理工程：基础工程包含时钟管理及配置模块； ） | 按行业标准提供服务 |
招标进度跟踪
2026-08-10
招标公告
电子科技大学 - 竞价公告（CB106142026000149）
当前信息
标书代写
招标项目商机
暂无推荐数据
400-688-2000
欢迎来电咨询～
