高速通信与桥接电路IP核源代码采购与系统集成

A****0399

实时通讯网接口IP核、传输层硬逻辑IP核、通讯网转存储介质控制接口桥接转换IP核、实时通讯网络接口与现场总线转换IP核等通信高速通信与桥接电路IP核源代码。实时通讯网接口IP核完成组帧/解帧、通道绑定、时钟补偿、流控、点对点纠错等数据链路层功能，支持10G、25G等多速率高速串行收发器硬核，支持AXI、AXI-S等用户接口；点对点传输延迟不高于300ns（最短帧格式）。传输层硬逻辑IP核应兼容UDP协议与自定义传输层协议，以纯逻辑电路完成报文解析、差错判断等功能；支持FIFO、AXI-S流式网络侧接口，支持支持AXI、AXI-S等应用侧接口，支持XCP等应用层协议解析卸载的二次开发。通讯网转存储介质控制接口桥接转换IP核应支持PCIe、AXI、AXI-S、以太网以及自定义协议接口对存储介质控制接口的桥接转换，支持不同接口与存储介质控制接口间的DMA传输；支持多个接口桥接存储介质控制接口访问时的仲裁、排序、交织等提升访问存储性能的功能。实时通讯网络接口与现场总线转换IP核应支持通用串行接口、SPI、CAN总线等工业现场总线接口与以太网或自定义协议接口之间的转换，通过该IP核支持上位机与现场工业设备间的交互操作；支持多路现场总线接口与单路以太网或自定义协议接口流量与分发。所有IP核均要求全正向开发，满足自主可控要求。供方需提供Verilog HDL编写的可读可移植源代码，支持在安路、紫光、复旦微等国产FPGA上灵活移植。交付后需支持采购方完成项目并提供一年技术咨询服务。应标公司需注册资金实缴1000w以上，成立5年以上。公司具有嵌入式软件相关软著，具备硬件设计能力，能配合IP实现硬件设计，配合联调并提供示例电路设计。应供方提供过往的工程开发案例和能力证明，在交付IP核同时每个IP核提供2块评估板搭建的验证平台。