开启全网商机
登录/注册
| 数字电路实验箱 | 45.0/台 | 4000.0 | 迈丰华 | FH-A100T | 1. FPGA:28nm工艺可编程逻辑器件,逻辑容量≥100K查找表(LUTs),内置硬核存储器控制器,支持高速串行接口(单通道速率≥6.6 Gbps),并具备不少于240个DSP slice和≥4 MB的片上Block RAM。 2. LCD:7英寸彩色液晶,电容多点触控,分辨率≥800×480。 3. HDMI:≥1路HDMI输出。 4. 矩阵键盘:≥4×4矩阵键盘。 5. LED:≥8路LED。 6. 独立按键:≥4路按键。 7. 拨码开关:≥16位拨码开关。 8. 蜂鸣器:≥1路蜂鸣器。 9. 音频接口:麦克风输入、耳机输出接口各1路,板载扬声器。 10. 以太网:≥10/100M自适应以太网接口。 11. 蓝牙:≥1路蓝牙模块。 12. WIFI:≥1路,SDIO接口。 13. 光纤:≥2路光纤接口。 14. CAN:≥1路CAN总线接口。 15. RS485:≥1路RS485总线接口。 16. USB:≥2路USB接口。 17. SD卡:≥1路SD卡插槽。 18. RTC:板载RTC,配置后备锂电池,断电时钟保持。 19. 摄像头接口:≥24Pin标准摄像头接口,支持≥300万像素图像采集。 20. 设备应支持通用下载与配置方式,能够完成设计、仿真、综合、布局布线、下载和板级验证等完整FPGA实验流程。 21. 设备应支持原理图设计与VHDL/HDL设计两种实验方式,兼容主流FPGA开发环境,满足教材所述实验流程。 22. 集成逻辑门电路功能测试实验应支持TTL、CMOS逻辑电平特性验证,并可结合实验平台完成基础逻辑观察与分析。 23. 基于原理图的简易数字系统设计实验应支持通过FPGA实现电路功能,完成电路设计、仿真验证、综合下载和板级运行,不应以导线硬连线方式作为主要实现手段。 24. 基于HDL的简易数字系统设计实验应支持通过VHDL/HDL代码完成电路描述、仿真、综合、下载和板级验证。 25. 编码器设计实验应支持通过FPGA实现优先编码等功能,并可通过板载**观察输出结果。 26. 译码器设计实验应支持通过FPGA实现输入到输出的逻辑映射功能,并可通过仿真和板级验证完成结果确认。 27. 加法器设计实验应支持通过FPGA实现二进制加法组合逻辑,并通过下载运行验证结果。 28. 比较器设计实验应支持通过FPGA实现两个二进制数的大小比较及状态输出,并可通过仿真和板级显示验证。 29. 数据选择器设计实验应支持通过FPGA实现多路信号选择与输出控制。 30. 触发器设计实验应至少覆盖RS、D、JK、T触发器,并支持仿真、下载和板级状态验证。 31. 同步时序逻辑电路分析与设计实验应支持通过FPGA实现状态迁移、时序控制与结果验证。 32. 异步时序逻辑电路分析与设计实验应支持通过FPGA实现异步状态变化与逻辑验证。 33. 计数器设计实验应支持通过FPGA实现二进制计数器和十进制计数器,并可通过板载器件验证计数过程。 34. 移位寄存器设计实验应支持通过FPGA实现数据移位、暂存与输出显示功能。 35. 数模和模数转换实验应支持通过FPGA完成数字量与模拟量之间转换相关实验,并可进行结果验证。 36. 配套资料至少包含实验箱原理图、例程资料、实验指导书和视频资料。 | (1) 质保期限为5年;(2) 提供优质的售后技术支持服务,开通热线电话接受甲方的电话技术咨询,如故障不能排除,须在48小时内提供解决方案和现场服务,待产品运行正常后撤离现场。如遇特殊情况,无法现场解决问题的,需提供备用货物服务保障正常工作。 |