首页 /RISC-V指令集的CPU设计实验箱（SZTUWSJJ2600268）采购公告

RISC-V指令集的CPU设计实验箱（SZTUWSJJ2600268）采购公告

公告-招标公告

广东 -深圳

发布时间： 2026年09月11日

标书代写官方

摘要信息

招标单位

招标编号

招标估价

招标联系人

招标代理机构

代理联系人

报名截止时间

投标截止时间

关键信息

实验箱采购公告

招标详情

下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请或拨打咨询热线： 400-688-2000

相关单位：

***********公司企业信息

项目名称项目编号公告开始日期公告截止日期采购单位付款方式联系人联系电话签约时间要求到货时间要求预算总价发票要求含税要求送货要求安装要求收货地址供应商资质要求公告说明

RISC-V指令集的CPU设计实验箱	****
2026-09-11 09:35:50	2026-09-16 10:00:00
****	合同签订并收到发票后10个工作日内，支付合同总价50%的款项。验收合格后，采购人支付合同总价50%的款项

	签约后30个自然日
￥297000.00




省市区兰田路**
符合《政府采购法》第二十二条规定的供应商基本条件

采购清单1

采购商品采购数量计量单位所属分类

RISC-V指令集的CPU设计实验箱

套

其他仪器仪表

品牌型号预算单价技术参数及配置要求参考链接售后服务

￥ 9900.00

一、RISC-V指令集的CPU设计实验箱整体架构 1.1实验箱由硬件平台和软件系统构成，硬件平台包括：FPGA实验卡、扩展实验子卡；软件系统包括教师管理系统和学生实验平台； 1.2支持《数字逻辑设计》、《计算机组成原理》、《基于RISC-V的CPU设计》、《SOC设计》等课程。二、FPGA实验卡 2.1 采用国产FPGA为核心架构； 2.2 单颗节点FPGA等效逻辑规模不低于230k LUT4； 2.3 FF数量不低于300K； 2.4 FPGA内部DSP**不低于720个; 2.5 FPGA内部各类锁相环总数不低于18个； 2.6 FPGA Block RAM**不低于400个36Kbit； 2.7 采用BGA封装，管脚数量不低于676个，可用GPIO数量不低于380个； 2.8 高速串行接口数据率不低于6Gbps，且不低于16对，支持PCIE Gen2 X4； 2.9系统采用箱体设计，方便收纳；三、软件系统 3.1 软件系统集成教师控制平台、学生实验参与操作平台；（提供页面截图） 3.2 软件系统支持远程web登录，无需安装软件或插件； 3.3 教师平台支持实验任务发布及报告审阅，对学生作品进行打分功能； 3.4 学生平台支持实验需求及指导手册获取，实验过程举证与报告提交； 3.5 系统支持远程逻辑分析仪功能、远程示波器功能、远程控制信号发生器功能； 3.6 软件平台能支持芯片原厂自带EDA工具生成的debug文件进行远程波形分析； 3.7 软件集成RTL代码仿真功能，工具能自动分析波形并对代码进行错误的定位； 3.8 支持箱体的数字孪生功能； 3.9 提供配套软件的软件著作权； 3.10 软件系统永久授权。四、实验子卡 4.1时钟模块支持**历实验：不少于6位7段数码管； 4.2交通灯模块支持交通灯实验：4组两位7段数码管、4组R\G\B单色灯； 4.3矩阵键盘模块支持不低于4×5矩阵键盘控制输入； 4.4模块支持不少于4位三色灯输出； 4.5 实验子卡可随意拔插便于替换和扩展。五、课程体系 5.1 提供配套的实验指导书不低于20个实验；支持RISC-V的CPU设计和开发，实验数量不低于8个（提供实验内容截图） 5.2 提供厂家录制的关于主控FPGA的培训视频不低于40个； 5.3 提供厂家参与编写的配套专业教材，要求为985****出版社出版，提****出版社书号和照片；

1.质保期： 1 年，自货物验收合格之日起生效。2.售后服务：质保期内无偿提供现场售后服务。

标书代写

招标进度跟踪

招标项目商机

暂无推荐数据

400-688-2000

欢迎来电咨询～