首页 /自主CPU设计实验平台（SZTUWSJJ2600264）采购公告

自主CPU设计实验平台（SZTUWSJJ2600264）采购公告

公告-招标公告

广东 -深圳

发布时间： 2026年09月18日

标书代写官方

摘要信息

招标单位

招标编号

招标估价

招标联系人

招标代理机构

代理联系人

报名截止时间

投标截止时间

关键信息

实验平台采购公告

招标详情

下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请或拨打咨询热线： 400-688-2000

相关单位：

***********公司企业信息

项目名称项目编号公告开始日期公告截止日期采购单位付款方式联系人联系电话签约时间要求到货时间要求预算总价发票要求含税要求送货要求安装要求收货地址供应商资质要求公告说明

自主CPU设计实验平台	****
2026-09-18 11:37:15	2026-09-23 12:00:00
****	合同签订并收到发票后10个工作日内，支付合同总价50%的款项。验收合格后，采购人支付合同总价50%的款项

	签约后10个自然日
￥225000.00




省市区兰田路**
符合《政府采购法》第二十二条规定的供应商基本条件

采购清单1

采购商品采购数量计量单位所属分类

自主CPU设计实验平台

台

品牌型号预算单价技术参数及配置要求参考链接售后服务

￥ 15000.00

1 实验平台主板参数要求 1.1 提供采用≥20万门以上大容量FPGA主板环境,FPGA 可直接提供内存控制器,支持 VIVADO 开发工具，支持官方网站下载。 1.2 内存：板载DDR3颗粒，≥1Gb；SRAM，1Mb；存储：NAND存储，≥1Gb；启动SPI FLASH，≥128Mb； 1.3 提供串口及运算器、内存、控制器各部件等动态图形调试用的显示屏。可直接作为用户 FPGA RTL 代码中的变量显示接口,可以实时显示用户所指定的存储地址空间的内容。 1.4 1个DB9接口、1个RJ45、1个USB接口1个PS2接口、8个数码管、1个8X8点阵、16个单色LED灯、2个双色LED灯、4X4_X1键盘、8个拨码开关； 1.5 VGA接口≥1个，用于外扩液晶屏; 1.6 配套千兆网线≥1个、USB打印线≥1个，USB转串口线1个;电源:5V/2A电源适配器≥1个; 2 软件工具 2.1 提供主板原理图。 2.2 提供GCC工具链，用于自主CPU交叉编译。 2.3 提供自主国产计算机QEMU仿真器，可运行Ucore、Loongnix、UOS等自主操作系统，用于操作系统的开发实验。 2.4 提供社区版通用操作系统和Loongnix教育操作系统，集成内核、工具链、龙芯浏览器、Java虚拟机、音视频库、图形环境、云计算、打印驱动等。 2.5 提供自主指令集架构32位精简版参考手册。(提供手册目录截图） 3 CPU自主 IP核 3.1 提供CPU IP 核:LA500 IP核：要求结构为单发射五级流水，并且含有两路组相连结构的指令和数据cache、32项tlb、以及简易的分支预测器。此外，处理器核对外为AXI接口。提供IP核的RTL文件或者提供含有IP的SOC架构图。 3.2 AXI4总线IP：AxiCrossbar_2x8.v是AXI4总线矩阵，可以连接两个Master和八个Slave。可与openLA500核进行连接。 3.3 UART IP：串口模块是APB协议接口的，加入apb转接桥的顶层模块axi2apb_misc。 3.4 Confreg IP：用于控制按键、拨码开关、LED、数码管，并包含中断控制器用于统一管理外部中断。 3.5 DVI控制器IP：DVI-A信号可以经过线缆进行转接后连接VGA。 3.6 DMA IP：用于数据搬移，从内存搬移一段数据到内存的另一地址处。要求提供添加DMA的实验过程。 4 能满足实践需求： 4.1 能用 CPU 搭建基础SoC、在SOC添加外部中断控制器实现弹球游戏、在SOC添加DMA实验，在SOC移植RT-Thread操作系统、完成快速傅里叶变换加速器设计与集成、完成卷积神经网络加速器设计与集成； 4.2 能满足加法器、寄存器实现、ALU 模块实现、单周期 CPU 实现、5 级流水 CPU 实现等实践需求； 4.3 每套设备配置1本专业配套教材，****出版社出版，投标时提供教材封面照片和目录照片。 5该设备可用于****大学生竞赛排行榜榜单赛事中的大赛，至少包含下面所列的2个：（1****大学生计算机系统能力大赛-CPU设计赛（2****大学生集成电路创新创业大赛

1.质保期： 3 年，自货物验收合格之日起生效。2.售后服务：质保期内无偿提供现场售后服务。