首页 /RISCV指令集的CPU设计试验箱（SZTUWSJJ2600269）采购公告

RISCV指令集的CPU设计试验箱（SZTUWSJJ2600269）采购公告

公告-招标公告

广东 -深圳

发布时间： 2026年09月18日

标书代写官方

摘要信息

招标单位

招标编号

招标估价

招标联系人

招标代理机构

代理联系人

报名截止时间

投标截止时间

关键信息

试验箱采购公告

招标详情

下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请或拨打咨询热线： 400-688-2000

相关单位：

***********公司企业信息

项目名称项目编号公告开始日期公告截止日期采购单位付款方式联系人联系电话签约时间要求到货时间要求预算总价发票要求含税要求送货要求安装要求收货地址供应商资质要求公告说明

RISCV指令集的CPU设计试验箱	****
2026-09-18 14:50:12	2026-09-23 15:00:00
****	合同签订并收到发票后10个工作日内，支付合同总价50%的款项。验收合格后，采购人支付合同总价50%的款项

	签约后30个自然日
￥199000.00




省市区兰田路**
符合《政府采购法》第二十二条规定的供应商基本条件

采购清单1

采购商品采购数量计量单位所属分类

RISCV指令集的CPU设计试验箱

套

其他仪器仪表

品牌型号预算单价技术参数及配置要求参考链接售后服务

￥ 9950.00

一、RISCV指令集的CPU设计试验箱整体架构 1.1 实验箱包括硬件系统和软件系统，软硬件系统需要分别支持单独使用，硬件的核心应为国内外的主流FPGA平台，并且支持扩展功能，软件应包含教师的管理和学生的实验两个部分； 1.2 ****大学生嵌入式芯片与系统设计竞赛、**大学生集成电路创新创业大赛 RISCV相关赛道赛事要求。二、FPGA实验卡 2.1 采用国际主流的FPGA芯片架构,支持SEU检错和纠错功能，支持256bit AES加密功能； 2.2 单颗节点FPGA等效逻辑规模不低于200k LUT4； 2.3 FF数量不低于260K； 2.4 FPGA内部DSP**不低于700个; 2.5 FPGA内部各类锁相环总数不低于10个； 2.6 FPGA Block RAM**不低于700个18Kbit； 2.7 采用BGA封装，管脚数量为676个，可用GPIO数量不低于400个； 2.8 板卡板载HDMI输入、输出接口； 2.9 实验箱采用一体化设计，集成JTAG下载和TFT屏幕。三、软件系统 3.1 软件系统包含教师端和学生端，教师端包含教师实践训练题目的发布，学生端支持在线提交及日常训练功能； 3.2 软件支持远程登录功能； 3.3 教师端支持实验的发布及批改功能； 3.4 学生平台支持获取作业需求及进行verilog语法练习功能，并提供相应的题库； 3.5 软件系统中集成了Agent，支持基于AI大模型的辅助编程功能，并能进行自动生成RTL代码、自动生成Testbentch、自动按照板卡属性添加约束文件（提供页面截图）； 3.6 系统中的Agent可调用EDA工具进行编译布局布线生成位流，并获取EDA工具运行的log信息进行分析； 3.7 系统支持远程开发RISCV； 3.8 支持远程示波器、远程逻辑分析仪、远程DDS功能。 3.9 软件系统永久授权。四、实验子卡 4.1子模块支持不少于8位拨码开关输入； 4.2子模块支持不少于16×16LED点阵； 4.3 子模块支持不小于7寸触摸TFT屏； 4.4 子模块支持双路DAC，位宽不低于8bit,采用率不低于100M。五、课程体系 5.1 提供配套的指导书不低于30个基础实践题目； 5.2 提供不低于20个图像处理的实验，至少包含：图像的采集、去噪、图形的叠加等功能； 5.2 支持RISCV的CPU设计和开发； 5.4 提供基于RISCV的AI加速和识别demo；

1.质保期： 1 年，自货物验收合格之日起生效。2.售后服务：质保期内无偿提供现场售后服务。

标书代写

招标进度跟踪

招标项目商机

暂无推荐数据

400-688-2000

欢迎来电咨询～