西安交通大学人工智能学院DSP硬件开发平台加工制作及测试院处磋商(公告)采购公告

七、其他补充事宜：

（一）公告发布的媒介

****大学采购招标与信息网（cgb.****.cn）发布。

****大学综合信息门户（info.****.cn）“采购信息”栏目合法转载**交大采购招标与信息网公告信息。

除上述媒介外，****大学****未在其他媒介发布该项目采购公告，其他媒体未经授权转载本采购信息以及因此给供应商造成的一切损失，****大学****不承担任何责任。

（二）供应商报名及采购文件、资料获取地址

供应商报名、获取采购文件及其他资料的唯****大学采购招标与信息网（http://cgb.****.cn），请供应商在下载并获取资料前认真核实网站地址。意向供应商可点击下方“报名及报价”获取采购文件并按要求提交投标文件和投标报价等信息。

项目开发周期要求： （1）阶段一，需求分析与方案设计：自项目启动之日起4周内完成板卡总体架构方案设计、关键器件选型确认、接口定义的评审。 （2）阶段二，硬件设计与制板：方案评审通过后8周内完成原理图设计、PCB布局布线、制板及焊接。 （3）阶段三，FPGA/DSP软件开发：与硬件设计并行，制板完成后4周内完成FPGA接口测试程序和DSP接口测试程序的开发与调试。 （4）阶段四，板卡调试与测试：制板完成后6周内完成板卡上电测试、各接口连通性测试、接口测试程序综合验证。 （5）阶段五，验收交付：板卡调试完成后2周内完成交付全部实物、软件、文档成果，完成验收测试。 知识产权要求： （1）乙方为履行本协议所独立开发的软件源代码（含DSP接口测试程序和FPGA接口测试程序的源代码、HDL代码及约束文件），其知识产权归属由双方另行约定。 （2）甲方享有本项目交付成果在约定范围内的使用权利。 （3）乙方保证所交付的软件及技术成果不侵犯任何第三方知识产权。如因乙方交付成果引发第三方知识产权纠纷，由乙方负责解决并承担相应责任。 （4）项目中使用的第三方软件、IP核或开源组件，乙方应明确说明其许可条款，并保证使用方式符合相关许可要求，不影响甲方对项目成果的正常使用。 质量和管理要求： （1）乙方应建立项目质量管理计划，确保设计、生产、测试各环节受控，过程可追溯。 （2）板卡生产应符合电子组装工艺规范，焊接质量满足IPC-A-610 Class 2及以上标准。 （3）板卡出厂前应完成全部功能测试和接口连通性测试，并出具测试报告。 （4）乙方应指定项目负责人，按阶段向甲方汇报项目进展，提交阶段性成果。 （5）项目过程中出现的技术变更，须经双方协商一致并书面确认后方可执行。 （6）软件代码应遵循编码规范，提供必要注释，具备可读性和可维护性。 保密要求： （1）未经甲方书面许可，乙方不得向任何第三方泄露与本项目相关的技术资料、设计方案、接口定义、软件代码、测试数据及其他技术信息。 （2）项目执行过程中产生的技术文档、设计文件、测试数据和软件代码，乙方应妥善保管，不得擅自复制、传播、转让或用于本协议约定范围以外的用途。 其他要求： （1）维修性要求：板卡应具备基本的故障定位能力，关键测试点应有标识，便于现场诊断。 （2）兼容性要求：FPGA设计应兼容XC7VX690T与JFM7VX690T两种器件的引脚封装，确保国产替代方案的可行性。 （3）售后服务要求：乙方应对交付板卡提供不少于12个月的技术支持和保修服务。