招标详情
下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请
「注册/登录」或 拨打咨询热线：
400-688-2000
项目名称
| 半导体与集成电路工艺及设计实验教学平台等购置项目 | 项目编号
**** |
公告开始日期
| 2026-10-10 15:17:12 | 公告截止日期
2026-10-13 16:00:00 |
采购单位
| **** | 付款方式
货到验收合格之日起30日内，供方开具全额增值税专用发票，需方支付合同金额的100% |
联系人
| 联系电话
|
签约时间要求
| 到货时间要求
签约后15个工作日内 |
预算总价
| ￥ |
发票要求
|
含税要求
|
送货要求
|
安装要求
|
收货地址
| **** |
供应商资质要求
| 符合《政府采购法》第二十二条规定的供应商基本条件 |
公告说明
|
采购商品 采购数量 计量单位 所属分类
| FPGA开发套件 |
10 |
个 |
|
品牌
| 易思达 |
型号
| ES9101 |
预算单价
| ￥ |
技术参数及配置要求
| 1. 采用核心板+扩展板分离式设计，核心板可独立运行，单根USB Type-C线完成供电与下载； ★2. LUT4≥8640，FF≥6480，块RAM≥468Kbit，用户闪存≥608Kbit，18×18乘法器≥20个； 3.板载50MHz时钟、8路按键、4位拨码、8路LED、4路RGB LED、4位数码管、蜂鸣器、64Mbit Flash； ★4. 双通道ADC≥2路，10bit，采样率≥50Msps；双通道DAC≥2路，10bit，采样率≥125Msps。 5.板载EEPROM、DHT11温湿度传感器、环境光传感器、舵机接口、SPI TFT LCD接口、标准PMOD接口； 6. 核心板引出≥40pin通用IO，配12脚PMOD接口，支持外设扩展与二次开发； ★7. 国产自主EDA工具链，支持编辑、仿真、综合、布局布线、下载全流程； 8.支持Verilog/VHDL，内置PLL、FIFO、DDS、FIR、FFT等常用IP核。 ★9. 实验例程：≥18个，其中基础实验≥12个，包括拨码开关控制LED、按键消抖、数码管显示、蜂鸣器、串口通信、温湿度/环境光传感器、SPI LCD、ADC/DAC控制、EEPROM/FLASH读写等、综合实验≥6个，包括多模数字时钟、简易DDS信号发生器、5V电压表、简易频率计、I2C/UART接口转换、SPI/UART接口转换等。 10.每个实验项目应该包括实验程序、教师版实验指导书、学生版实验指导书、实验视频等**。 |
参考链接
|
售后服务
| 提供3年免费上门保修，7*24小时技术响应，24小时内维修工程师到达维修现场，保修期自验收合格之日起计算。 |
采购商品 采购数量 计量单位 所属分类
| 半导体与集成电路工艺及设计实验教学平台 |
1 |
个 |
|
品牌
| 易思达 |
型号
| ES4510 |
预算单价
| ￥ |
技术参数及配置要求
| 1. 实验平台具有半导体工艺与器件设计、模拟集成电路设计、数字集成电路设计和集成电路版图设计的功能，并提供相应的实验教学项目。 2. 半导体工艺与器件设计实验项目技术参数要求： 2.1. 实验项目应基于工业界主流TCAD工具Silvaco开发； ★2.2. 实验项目不少于16个，包括：硅和锗的导带和价带结构分析实验、PN结反向击穿特性分析实验、载流子迁移率分析实验、半导体电阻率分析实验、PN结的导带和价带结构与准费米能级分析实验、离子注入工艺仿真实验、扩散工艺仿真实验、淀积工艺仿真实验、光刻工艺仿真实验、三极管的CE击穿特性仿真实验、三极管的输入输出特性仿真实验、场效应管的输入输出特性仿真实验、场效应管的C-V特性仿真实验、金属硅化物工艺仿真实验、三极管工艺仿真实验、场效应管工艺仿真实验； 2.3. 每个实验应该包括实验程序（每个实验程序应分为验证性程序和设计性程序两部分）、教师版实验指导书、学生版实验指导书、实验视频等**。实验指导书合计不少于300页，实验视频合计不少于350分钟。 3. ****设计部分实验项目技术参数要求： 3.1. 实验项目应基于工业界主流EDA工具Cadence Virtuoto开发； ★3.2. 实验项目不少于12个，内容应包括：模拟集成电路设计流程、Virtuoso软件基本介绍及操作、模拟IC设计基本仿真、MOS管I-V特性仿真、CMOS单极放大器设计与仿真、MOS管工艺参数获取、高增益运算放大器设计与仿真、运算放大器应用电路设计与仿真、自偏置二级运算放大器设计与仿真、带隙电压基准设计与仿真和带隙电压基准曲率补偿技术； 3.3. 高增益运算放大器设计与仿真实验，实验任务应包括：原理图设计、静态工作点仿真、功耗仿真、直流增益仿真、单位增益带宽仿真、相位裕度仿真、输入电压范围仿真、输出电压摆幅仿真、开环转换速率SR仿真和输入电容测试； 3.4. 每个实验应该包括设计文件、教师版实验指导书、学生版实验指导书、实验视频等**。实验指导书合计不少于300页，实验视频合计不少于350分钟。 4. ****设计部分实验项目技术参数要求： 4.1. 实验项目应基于工业界主流EDA工具Synopsys、Cadence Virtuoso开发； 4.2. 实验项目应该包括基础实验、通信与算法综合实验、控制接口与协议综合实验、存储器综合实验、语音与图像综合实验、总线综合实验、SoC综合实验等实验类别； ★4.3. 基础实验数目不少于14个，应包括Linux操作系统常用命令实验、vim编辑器实验、工艺库认识实验、Virtuoso Schematic 原理图设计实验、Virtuoso Spectre 仿真器实验、数字IC设计Synopsys 软件操作实验、Verilog HDL基础实验、反相器设计与仿真实验、与非门设计与仿真实验、3-8译码器设计（74HC138）、乘法器设计实验、Log函数设计实验、键盘扫描器设计实验、序列检测器设计实验； ★4.4. 通信与算法综合实验数目不少于6个，应包括滤波器设计实验、数字分频器设计、CORDIC算法设计实验、以太网CRC32校验器设计、AES加密算法设计、QPSK数字调制解调器设计； 4.5. 控制接口与协议综合实验数目不少于4个，应包括VGA控制器设计、UART接口协议设计、I2C接口协议设计、SPI接口协议设计； 4.6. 存储器综合实验数目不少于3个，应包括存储器设计实验、FIFO设计、DFT MBIST的算法设计； 4.7. 语音与图像综合实验数目不少于2个，应包括图像格式变换编码器设计、语音编解码设计； 4.8. 总线综合实验数目不少于3个，应包括AHB总线的SRAM控制器设计、AHB和APB同步桥设计、APB-UART数据接口转换设计； 4.9. SoC综合实验数目不少于2个，应包括MIPS 指令集SoC设计、RISC-V 指令集SoC设计； 4.10. 每个实验项目应包括实验程序、教师版实验指导书、学生版实验指导书、实验视频等**。实验指导书合计不少于600页，实验视频合计不少于500分钟。 5. ****设计部分实验项目技术参数要求： 5.1. 实验项目应基于工业界主流EDA工具Cadence Virtuoto开发； ★5.2. 实验项目不少于13个，内容应包括Virtuoso版图设计工具基本使用、PDK工艺库操作分析、Virtuoso版图设计流程操作、Mentor Cailbre版图验证流程操作、电阻、电容和二极管版图设计、双极型晶体管版图设计、 MOS管版图设计、 CMOS反相器版图设计、CMOS与非门版图设计、带有源电流镜的差动放大器版图设计、高增益运放版图设计、自偏置二级运算放大器版图设计和带隙电压基准版图设计； 5.3. 带隙电压基准版图设计实验，实验任务应包括版图的布局（包括差分放大器的布局、电流镜的匹配布局、匹配电阻的布局、BJT的布局）、添加伪管、质心对称，版图绘制、对版图进行DRC验证、LVS验证，并且通过DRC验证、LVS验证； 5.4. 每个实验应该包括设计文件、教师版实验指导书、学生版实验指导书、实验视频等**。实验指导书合计不少于300页，实验视频合计不少于350分钟。 |
参考链接
|
售后服务
| 提供3年免费上门保修，7*24小时技术响应，24小时内维修工程师到达维修现场，保修期自验收合格之日起计算。 |
标书代写
