开启全网商机
登录/注册
紫金山实验室 - 竞价公告(CBPMLABS2026000347)
招标详情
下文中****为隐藏内容，仅对千里马会员开放，如需查看完整内容请
「注册/登录」或 拨打咨询热线：
400-688-2000
相关单位：
***********公司企业信息
**** - 竞价公告(****)
发布时间:2026-10-19 09:08:26 截止时间:2026-10-22 09:18:17加急标书代写
申购主题: 璞致RFSoC ZU47DR开发板PZ-ZU47DR-KFB的竞价需求
报价要求: 国产含税
发票类型: 增值税专用发票
付款方式: 货到验收合格后付款
收货地址: **省/**市/**区/****
供应商资质:
备注说明:
送货时间: 合同签订后20天内送达
安装要求: 免费上门安装(含材料费)
预算: 人民币
| RFSoC ZU47DR开发板 | 2.0/套 | 璞致 | PZ-ZU47DR-KFB | 1、板卡配置: 采购可拆卸的“核心板+载板”开发板,参考型号为PZ-ZU47DR-KFB,或满足以下全部技术要求的同等产品,板卡品牌不限。 板卡用于多节点、多通道、大带宽的信道采集,支持多通道信号同步采集、信道探测波形输出及采集数据高速传输。核心板须与课题组既有底板的机械接口、电气接口及引脚功能兼容。 2、核心器件与存储: 核心板采用ZU47DR系列RFSoC器件,参考器件型号为XCZU47DR-2FFVE1156I,集成四核Cortex-A53处理器、双核Cortex-R5处理器及可编程逻辑**。 每块核心板配置PS侧DDR4内存不低于4GB、数据位宽64bit;PL侧DDR4内存不低于2GB、数据位宽32bit,支持2400MT/s传输速率。配置2片容量分别不低于512Mbit的QSPI Flash,以及容量不低于8GB的eMMC存储器。支持JTAG、QSPI、SD卡及eMMC启动。 3、射频采集与输出: 每块核心板提供8路14bit RF-ADC和8路14bit RF-DAC,RF-ADC支持5GSPS采样率,RF-DAC支持9.85GSPS采样率。配套载板提供对应的8路ADC输入和8路DAC输出射频接口。 支持至少8路接收通道同步采集。各射频通道的Tile、模拟端口、连接器针位、差分极性及共模参考连接关系须符合附件二、附件三要求。供应商须提供各通道的采集、输出及回环测试结果。 4、时钟与同步: 提供ADC、DAC及高速串行接口所需的低抖动时钟电路,配置PS侧33.333333MHz参考时钟及PL侧200MHz参考时钟。 提供外部参考时钟、SYSREF、触发及同步控制接口,支持多Tile同步和多板卡协同采集。时钟输入、时钟选择、同步控制及复位信号的针位、电**连接关系须符合附件二、附件三要求。 5、核心板尺寸与连接器: 核心板外形尺寸为90mm×85mm,采用J1、J2、J3三个240针连接器,每个连接器为4排×60针,共720针。连接器纵向针距为0.635mm,名义对接高度为5mm。 核心板侧连接器参考料号为ADF6-60-03.5-L-4-2-A-TR,载板侧配对连接器参考料号为ADM6-60-01.5-L-4-2-A-TR。所供连接器须满足与既有底板的插合、针位及安装高度要求。 以载板元件面俯视的安装方向为准,J1位于上方并横向排布;J2位于左侧、J3位于右侧,二者纵向排布、****中心同高,均与J1垂直。J1针号由右向左递增,J2、J3针号均由上向下递增。 ****中心取240个信****中心,中心相对位置须满足以下要求: (1)J3中心相对J2中心向右3290mil,竖直偏移为0mil; (2)J1中心相对J2中心向右1635mil、向上1020mil; (3)J1中心相对J3中心向左1655mil、向上1020mil。 6、电气兼容与引脚功能: 核心板须满足附件二规定的电源、电压域、信号方向、接口电平及端接要求,全部720针的针位、信号功能、BGA球位对应关系、差分极性及接地定义须符合附件三要求。 PS侧MIO采用1.8V逻辑电平,与3.3V外设连接时配置相应电平转换电路。BANK88、BANK89对外IO按3.3V兼容配置交付,JTAG及启动模式接口采用3.3V逻辑电平。电源输出、RTC备份电源及复位接口须符合附件二要求。 供应商须提供逐针定义、电压域及接口功能对照资料,完成电源和关键信号连通性检查。 7、核心板高速线长及等长关系: 核心板射频信号、高速串行信号及相关参考时钟的走线长度,须与附件三已列明的对应数值逐根一致。 QSFP28、SFP+光口及PCIe、M.2、USB3.0、Mini DP等高速接口的等长关系须与课题组既有板卡一致,包括等长分组、差分对内P/N长度匹配、同组通道间相对长度及相关参考时钟的匹配关系。 供应商须提供PCB布线工具导出的核心板线长报告,以及逐根线长、长度差和等长分组对照表,作为兼容性验收依据。 8、载板高速接口与外设: 每块载板配置PCIe Gen3×4接口、1个QSFP28接口、1个SFP+接口、千兆以太网接口、USB3.0接口、M.2 NVMe接口、Mini DP接口,以及CAN、RS485、SD卡、UART和GPIO扩展接口。 M.2 NVMe接口采用PS侧GTR,支持PCIe Gen2×2链路。SFP+与PCIe第4条Lane共享BANK128通道3,采用互斥工作模式,供应商须提供切换方式及两种工作状态的测试结果。QSFP28接口须列明支持的实际链路速率。 各接口的控制、复位、状态及管理信号须符合附件二、附件三的对应关系。 9、电源、散热及配套附件: 核心板支持8~12V输入,推荐供电电压为8V,供电走线、连接器及相关组件按核心板5A输入电流配置。配套电源须满足核心板、载板外设及启动瞬态的负载需求。 提供2套配套电源、主动散热组件、安装固定件及调试连接线,满足两套开发板独立安装和运行要求。散热器、风扇及固**构应与核心板和载板匹配,无装配干涉。 提供USB转JTAG、UART调试接口、启动模式选择、复位及状态指示功能,并配齐使用上述功能所需的连接附件。 10、随板资料与调试支持: 提供全新板卡及全部配套附件,提交完整配置清单、产品型号、板卡版本、序列号及质保信息。 随板提供接口原理图、逐针定义与电压域表、BGA球位与管脚约束、核心板线长报告及对照表、载板外设接线表、连接器及结构资料、时钟配置、启动和调试说明,以及板卡基础驱动和功能测试例程。 课题组已有信道采集软件,本次采购范围为板卡及配套硬件附件,不另行采购信道采集软件或其授权。供应商须配合完成板卡安装、接口调试及与已有软件的硬件联调。 11、强制性附件与验收: 附件一《核心板连接器布局》中的连接器规格、相对位置与方向,附件二《电气兼容与关键引脚功能》中的电气及引脚功能兼容要求,以及附件三《全部720针定义与核心板线长》中的逐针定义及核心板高速线长,均为必须满足的技术要求。交付与验收按附件四《交付与验收要求》执行。 交付时核验2块核心板、2块载板及配套附件的型号和数量,完成核心板与配套载板、课题组既有底板的实装检查,并开展启动、存储、8路ADC、8路DAC、高速接口、时钟同步及连续运行测试。 供应商须将电气兼容、引脚功能兼容及核心板高速线长一致性单独列项响应,并提交核验资料。上述三项均符合要求,方可通过兼容性验收。 12、售后服务与质保: 核心板、载板及全部配套附件提供不少于12个月的质保,提供安装调试、故障处理及售后技术支持。 供应商须明确服务响应方式、服务范围及故障处理流程,并负责交付板卡兼容性问题的排查和整改。 | 核心板、载板及全部配套附件提供不少于12个月的质保,提供安装调试、故障处理及售后技术支持。 供应商须明确服务响应方式、服务范围及故障处理流程,并负责交付板卡兼容性问题的排查和整改。 |
附件（1）
RFSoC+ZU47DR开发板采购技术附件.docx下载预览
招标进度跟踪
2026-10-19
招标公告
紫金山实验室 - 竞价公告(CBPMLABS2026000347)
当前信息
标书代写
招标项目商机
暂无推荐数据
400-688-2000
欢迎来电咨询～
